english version

Obiettivi Formativi :

Conoscere i principi di funzionamento dei circuiti digitali CMOS a livello di gate.
Analizzare e sintetizzare circuiti logici combinatori e sequenziali a diversi livelli di astrazione.

Programma :

Inverter. Caratteristiche dell'inverter: caratteristica ingresso-uscita, margini di rumore, ritardo di propagazione. Cenni di dispositivi elettronici. Elementi di fisica dei semiconduttori. Diagrammi a bande. Giunzione p-n. Condensatore MOS: tensione di soglia. Il MOSFET: effetto Body, modulazione della lunghezza di canale, caratteristche d'uscita e di trasferimento. Struttura del MOSFET. Capacità parassite del MOSFET. Porte elementari CMOS. Inverter NMOS, Inverter CMOS: caratteristica in DC, margini di rumore, soglia logica. Inverter CMOS nel transistorio: capacità del MOSFET, capacità d'uscita dell'inverter, tempo di scarica, tempo di carica, tempi di propagazione, massima freq. di switch. Calcolo dei parametri di un inverter CMOS in tecnologia 0.35mm. Dimensionamento ad area minima. Consumo di potenza: statico e dinamico, potenza di "corto circuito", Prodotto ritardo-potenza dissipata. Buffer CMOS.
Porte logiche CMOS, complesse. Porte logiche statiche CMOS: NAND, NOR, XOR, XNOR. Circuiti a specchio: XOR, XNOR. Caratteristiche in DC, formule di progetto. Capacità d'uscita. Confronto NAND-NOR. Transitorio CMOS: metodo di sostituzione con RC, formula di Elmore. Porte logiche NANDN, NORN: formule di progetto. Tristate CMOS. Applicazioni porte tristate.
Porte elementari con BJT. Inverter TTL: stadio d'ingresso, inverter, stadio d'uscita, caratteristica di trasferimento, funzionamento statico: tensioni, correnti, potenza. NAND-NOR TTL. Interfacciamento TTL-CMOS. Inverter BiCMOS.
Circuiti combinatori. Logica combinatoria: comparatori, decodificatori binari, multiplexer, demultiplexer. PLD: array logici, AND e OR. PLA. Logica cablata: wired-and, wired-or. Transmission Gates: interrutore con nFET e pFET, Clock feedthrough, Interruttore CMOS, Multiplexer a 2 e 4 ingressi, layout e simulazioni, XOR e XNOR.
Circuiti sequenziali. Flip-flop: Circuiti bistabili, FF SR, FF D, FF T, Latch, FF D in configurazione Master/Slave. Sistemi a stati finiti (SSF), SSF binari. Reti sincrone e asincrone. Metodi di sintesi.
Memorie. SRAM: cella di memoria, sense amplifier. SRAM CMOS: cella a 6 transistor. Column sense amplifier. DRAM: cella a 4 transistor, cella a 1 transistor. Memorie non volatili: EPROM, EEPROM, FLASH.
Linee guida per la progettazione in standard cells. Circuiti sincroni. Buffering del clock. Clock attraverso gate. Reset asincrono. Registri a scorrimento. Ingressi asincroni. Linee di ritardo e monostabili. Bistabili.
Il bus I2C.

Testi di Riferimento :

Paolo Spirito, Elettronica Digitale, Mc Graw Hill Italia, seconda edizione, 2002.
Richard C. Jaeger, Travis N. Blalock, Elettronica Digitale, seconda edizione, McGraw-Hill, 2005.
John P. Uyemura, CMOS Logic Circuit Design, Kluwer Academic Publisher, 1999.

Modalità di svolgimento dell’esame :

L'esame consiste in una prova scritta e una orale.

Ricevimento Studenti :

dal lunedì al giovedì
dalle 15:00 alle 16:00