Programma:

Caratteristiche delle famiglie logiche
Caratteristica di trasferimento, margini di rumore, circuiti rigenerativi e non, ritardi di propagazione, caratteristiche del transitorio
Circuiti digitali MOS
Inverter CMOS: caratteristica di trasferimento, potenza dissipata, transitorio
Elementi di progetto di reti combinatorie
Prodotto consumo ritardo. Progetto circuitale - progetto logico.Reti combinatorie: logica random: nMOS e CMOS (not, nand, nor). Criteri di progetto, strutture complesse, layouts.Progetto logico con celle MOS: es. full-adder. Strutture complesse CMOS: es. full-adder. Pseudo nMOS
Reti combinatorie-PLA
Logica a pass-transistor, criteri di progetto, full-adder. Pass-transistor CMOS. Logica strutturata. Decoder con porte NAND o NOR.PLA: full-adder con PLA, PLA in pseudo n-MOS in CMOS. Confronto fra vari metodi di realizzazione di una funzione combinatoria.
Tempo di ritardo in un circuito digitale: calcolo di massima.
Dimensionamento di una coppia e di una catena di inverter. Circuito con elevato fan-out: tempo minimo di ritardo, buffer a più stadi, superbuffer, superbuffer con bootstrap: analisi e progetto.
Circuiti dinamici
Tecnica di precarica. Logica a 2 fasi a rapporto, diagramma temporale. 2 fasi non a rapporto: configurazione 1 Circuiti dinamici CMOS: ripple through logic; precharge-evaluation logic; logica a 4 fasi CMOS; logica domino CMOS. Pass-transistor: analisi del transitorio. Perdita di carica da nodi soft. Limitazioni sulla frequenza di clock, charge sharing, accoppiamenti di clock, confronto circuiti dinamici circuiti statici
TTL
Schema elementare TTL: funzionamento statico, dinamico, difetti principali. Schema con uscita totem-pole: introduzione, funzionamento statico, dinamico, caratteristiche ai terminali. Gate TTL. Schemi circuitali per alta velocità: rete di pull-up, diodi clamping sugli ingressi, rete di pull-down di tipo attivo, circuiti tri-state e open-collector.
TTL Schottky
Impiego dei diodi shottky nei circuiti TTL.Circuiti di ingresso e di uscita. Circuiti TTL avanzati
BiCMOS
Introduzione. Tecnologie BiCMOS. Struttura degli inverter. Dimensionamento e prestazioni: consumo di potenza e prodotto consumo ritardo, dimensionamento e comportamento dinamico, invetrer BiCMOS come buffer. Gate BiCMOS. Prestazioni e confronti.
Sistemi a stati finiti
Tabella di transizione degli stati, SSF binari. Reti sequenziali fondamentali. Circuiti con retroazione: latch. Flip-flop SR: analisi DC. Latch SR con nand. FF JK, JK con nor, con clock, SR CMOS, SR con clock CMOS, D, T con clock a 2 fasi. Registri dinamici, shift register.
Memorie a semiconduttore
RAM. Decoders. RAM statica: cella a 6, cella con carichi resistivi, tempi di accesso, cella CMOS, sense amplifier. RAM dinamica: cella a 4 transistor, a 1 transistor, modello cella DRAM, sense amplifier, considerazioni sul sense amplifier, organizzazione semplificata di una DRAM, circuiti di I/O. ROM. Confronto ROM-PLA. EPROM, EEPROM.
Sottosistemi VLSI
Sommatori, sommatori paralleli, Manchester carry-chain. Contatore, moltiplicatore seriale e parallelo. Moltiplicatore sistolico
Progetto di processori dedicati
Algoritmi realizzati con schiere di processori VLSI. Moltiplicazione matrice-vettore. Moltiplicazione di matrici, decomposizione LU
VHDL
Linguaggio di programmazione orientato all’implementazione hardware. Descrizione strutturale, data flow, comportamentale. Esempi di architetture descritte in VHDL.
FPGA
Tecnologie di programmazione degli switch. Confronto FPGA-MPGA. Architettura delle interconnessioni. Placement e routing. Descrizione delle architetture di alcune famiglie di FPGA.
FAULT Models
Modelli di difetti di circuiti integrati digitali, rilevazione dei difetti.
Design for Testability
Tecniche di progetto orientate al test dei circuiti: circuiterie ad hoc, misure di testabilita’, circuiterie di scansione (tecniche scan path), circuiterie di test interno al circuito (Built in Self-Test). Sistemi fault tollerant.
Progetto di Sistemi Digitali a Basso Consumo
power models, power reduction tecniques, dynamic power management, System Level Power Estimation.
Architettura processore PIC16C5.

Testi di riferimento:

1- Appunti a cura del docente
2- B.Riccò, F.Fantini, P.Brambilla, " Introduzione ai circuiti integrati digitali", Zanichelli Telettra, 1991.
3- P.Olivo, M.Favalli, "Esercizi di elettronica digitale", Progetto Leonardo, Esculapio, 1991.
4- Carver Mead, Lynn Conway, "Introduzione ai sitemi VLSI," a cura di Antognetti,Marino,Vernazza, Ingegneria Elettrica Franco Angeli ed. 1984 (from: Carver Mead, Lynn Conway, "Introduction to VLSI System", Addison-Wesley, 1980).
5- Weste, Eshraghian, "Principles of CMOS VLSI design", Addison Wesley, 1985 .
6- M.Annaratone,"Digital CMOS circuit Design", Kluwer Academic.
7- Z.Navabi,"VHDL analysis and modeling of digital systems", Mc Graw Hill, 1993.
8- R.Lipsett,C.Scaefer,C.Ussery,"VHDL: Hardware description and design", Kluwer academic publisher.

Modalità di svolgimento del corso e dell’esame:

Il corso prevede una serie di esercitazioni volte alla progettazione di circuiti digitali, utilizzo di simulatori SPICE e VHDL.

L’esame consiste nella discussione di un progetto sviluppato dallo studente e in una prova orale sugli argomenti del corso.
Vedi anche http://www.micro.ea.unian.it/Staff/conti/courses.htm

Orale: Martedi’ ore 9.30 (contattare prima il docente)